bits | Number of waits | |||||||||||||||||||
A0BW3 | A0BW2 | A0BW1 | A0BW0 | |||||||||||||||||
0 | 0 | 0 | Do not wait (do not sample weight) | |||||||||||||||||
0 | 0 | 0 | 1 cycle wait | |||||||||||||||||
: | : | : | : | | ||||||||||||||||
1 | 1 | 1 | 14 cycle wait | |||||||||||||||||
1 | 1 | 1 | 15 cycle wait |
Table 3.11 CS0 space normal cycle setting value
bits | Number of waits | |||||||||||||||||||
A0NW3 | A0NW2 | A0NW1 | A0NW0 | |||||||||||||||||
0 | 0 | 0 | Do not wait (do not sample weight) | |||||||||||||||||
0 | 0 | 0 | 1 cycle wait | |||||||||||||||||
: | : | : | : | | ||||||||||||||||
1 | 1 | 1 | 14 cycle wait | |||||||||||||||||
1 | 1 | 1 | 15 cycle wait |
Table 3.13 CS0 space burst length setting value
bit | access setting value | |
A0LN1 | A0LN0 | |
0 | 0 | No burst access |
0 | 1 | 4-address burst access |
1 | 0 | 256 address burst access |
1 | 1 | No border |