English
![]()
★HARDWARE Manual
★SCSPユーザーズマニュアル
▲戻る
｜ 進む▼
SCSPユーザーズマニュアル/4.1 レジスタマップ
■SCSP制御レジスタ
- SCSP制御レジスタは、割り込み制御レジスタおよびタイマレジスタなど、共通で使用するレジスタを割り付けています。
- 表4.3 SCSP共通制御レジスタ
| アドレス |
MSB | --- | --- | --- | --- | --- | --- | -8- |
-7- | --- | --- | --- | --- | --- | --- | LSB |
|---|
| 100400h | - | - | - | - | - | - | M4 | DB | VER[7:5] | MVOL[3:0] |
|---|
| 100402h | - | - | - | - | - | - | - | RBL | RBP[7:0] |
|---|
| 100404h | - | - | - | OF | OE | IO | IF | - | MIBUF[7:0] |
|---|
| 100406h | - | - | - | - | - | - | - | - | MOBUF[7:0] |
|---|
| 100408h | MSLC[4:0] | CA[3:0] | - | - | - | - | - | - | - |
|---|
| : | 設定禁止 |
|---|
| 100410h | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
|---|
| 100412h | DMEA[15:1] | - |
|---|
| 100414h | DMEA[19:16] | DRGA[11:1] | - |
|---|
| 100416h | - | GA | DI | EX | DTLG[11:1] | - |
|---|
| 100418h | - | - | - | - | - | TACTL[2:0] | TIMA |
|---|
| 10041Ah | - | - | - | - | - | TBCTL[2:0] | TIMB |
|---|
| 10041Ch | - | - | - | - | - | TCCTL[2:0] | TIMC |
|---|
| 10041Eh | - | - | - | - | - | SCIEB[10:0] |
|---|
| 100420h | - | - | - | - | - | SCIPD[10:0] |
|---|
| 100422h | - | - | - | - | - | SCIRE[10:0] |
|---|
| 100424h | - | - | - | - | - | - | - | - | SCILV0[7:0] |
|---|
| 100426h | - | - | - | - | - | - | - | - | SCILV1[7:0] |
|---|
| 100428h | - | - | - | - | - | - | - | - | SCILV2[7:0] |
|---|
| 10042Ah | - | - | - | - | - | MCIEB[10:0] |
|---|
| 10042Ch | - | - | - | - | - | MCIPD[10:0] |
|---|
| 10042Eh | - | - | - | - | - | MCIRE[10:0] |
|---|
- リスト4.2 SCSP共通制御レジスタ
- MEM4MB(M4):メモリサイズ指定
- DAC18B(DB):デジタル出力に18ビットD/Aコンバータを使用
- VER:バージョンナンバー
- MVOL:マスターボリューム
- RBL:リングバッファ長
- RBP:リングバッファ先頭アドレス
- MOFULL(OF):出力FIFO一杯
- MOEMP(OE):出力FIFO空
- MIOVF(IO):入力FIFOオーバーフロー
- MIFULL(IF):入力FIFO一杯
- MIBUF:MIDI入力データバッファ
- MOBUF:MIDI出力データバッファ
- MSLC:モニタスロット
- CA:コールアドレス
- DMEA:DMA転送開始メモリアドレス
- DRGA:DMA転送開始レジスタアドレス
- DGATE(GA):DMA転送ゲート0クリア
- DDIR(DI):DMA転送方向
- DEXE(EX):DMA転送開始
- DTLG:DMA転送データ数
- TACTL:タイマAプリスケーラ制御
- TIMA:タイマAカウントデータ
- TBCTL:タイマBプリスケーラ制御
- TIMB:タイマBカウントデータ
- TCCTL:タイマCプリスケーラ制御
- TIMC:タイマCカウントデータ
- SCIEB:サウンドCPU割り込み許可
- SCIPD:サウンドCPU割り込み要求
- SCIRE:サウンドCPU割り込みリセット
- SCILV0:サウンドCPU割り込みレベルbit0
- SCILV1:サウンドCPU割り込みレベルbit1
- SCILV2:サウンドCPU割り込みレベルbit2
- MCIEB:メインCPU割り込み許可
- MCIPD:メインCPU割り込み要求
- MCIRE:メインCPU割り込みリセット
▲戻る
｜ 進む▼
![]()
★HARDWARE Manual
★SCSPユーザーズマニュアル
Copyright SEGA ENTERPRISES, LTD., 1997
