English
★HARDWARE Manual ★SCUユーザーズマニュアル ★3.1　レジスタ一覧
▲戻る｜ 進む▼
SCUユーザーズマニュアル／第３章　レジスタ詳細

■3.3　ＤＳＰ制御ポート

　◆ＤＳＰプログラム制御ポート

図3.14に、DSPプログラム制御ポートの詳細を示します。

図3.14　DSPプログラム制御ポート(レジスタ：PPAF)　初期値 00000000H
bit 
31
  
  
  
  
  
  
24
 
23
  
  
  
  
  
  
16
 
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0
25FE0080 − − − − − １ ２ − ３ ４ ５ ６ ７ ８ ９ 10 11 − − − − − − − 12 13 14 15 16 17 18 19

一時停止解除フラグ(図3.14中、1［bit 26］)
PR(Ｗ)　　execute Pause Reset flag
　プログラム実行制御フラグ(下参照)が1の時、このフラグに1を書き込むと一時停止していたプログラムが一時停止を解除し、実行を開始します。一時停止していない場合、またはプログラム実行フラグが0の時は状態は変化しません。

一時停止フラグ(図3.14中、2［bit 25］)
EP(Ｗ)　　Execute Pause flag
　プログラム実行制御フラグ(下参照)が1の時、このフラグに1を書き込むと実行中のプログラムが一時停止します。一時停止している場合、またはプログラム実行フラグが0の時は状態は変化しません。

D0-Bus DMA実行中フラグ(図3.14中、3［bit 23］)
T0(Ｒ)　　Transfer 0
　D0-Busを使用してDMAを実行している時、このフラグが1になります。

サインフラグ(図3.14中、4［bit 22］)
S(Ｒ)　　Sign flag
　演算結果が負になった時、このフラグが1になります。

ゼロフラグ(図3.14中、5［bit 21］)
Z(Ｒ)　　Zero flag
　演算結果が0になった時、このフラグが1になります。

キャリーフラグ(図3.14中、6［bit 20］)
C(Ｒ)　　Curry flag
　演算結果にキャリーが発生した時、このフラグが1になります。

オーバーフローフラグ(図3.14中、7［bit 19］)
V(Ｒ)　　oVerflow flag
　演算結果がオーバーフロー(または、アンダーフロー)をおこした時、このフラグが1になります。また、このフラグは読み出しによりリセットされます。

プログラム終了割り込みフラグ(図3.14中、8［bit 18］)
E(Ｒ)　　End flag
　ENDI命令によるプログラムの終了を検出した時、このフラグが1になり、プログラム終了の割り込みを発生させます。また、このフラグは読み出しによりリセットされます。

ステップ実行制御ビット(図3.14中、9［bit 17］)
ES(Ｗ)　　Execute Step control bit
　プログラム停止中(プログラム実行制御フラグが0の時)に1を書き込むと、プログラムを1ステップ実行します。実行中は無効となります。

プログラム実行制御フラグ(図3.14中、10［bit 16］)
EX(Ｒ／Ｗ)　　program EXecute control flag
　プログラムの実行を制御します。1を書き込むと実行を開始し、0を書き込むと実行を停止します。また、このフラグを読み出すと実行中(1)か停止中(0)を判定することができます。

プログラムカウンタ転送許可ビット(図3.14中、11［bit 15］)
LE(Ｗ)　　Load Enable bit
　プログラムRAMアドレス(下参照)をプログラムカウンタにロードするかどうか判定するビットです。このビットに1を書き込むと、その時のプログラムRAMアドレスがプログラムカウンタにロードされます。 プログラム実行中(プログラム実行制御フラグが1の時)はロードできません。

プログラムRAMアドレス(図3.14中、12〜19［bit 7〜0］)
P7-0(Ｒ／Ｗ)　　Program RAM address bit7-0
　プログラムRAMのアドレスを格納します。開始アドレスの設定や、停止アドレスの読み出しができます。

注　意
 ＤＳＰプログラム制御ポートをリードする場合、
以下の現象が起こりますので注意が必要です。

  1. Vフラグ（オーバーフローフラグ）がクリアされてしまいます。
    　DSP実行中にVフラグのチェックはできません。

  2. DSP終了割り込み要因が発生しない場合があります。
    　DSP実行中にプログラム終了割り込みフラグの監視（リード）すると、DSP終了割り込みが発生しない 場合がありますので、DSPの終了を割り込みで取得するプログラムの場合、このアドレスをリード しないでください。

　◆ＤＳＰプログラムＲＡＭデータポート

　図3.15に、DSPプログラムRAMデータポートの詳細を示します。プログラムRAMのエリアに格納するデータを CPUから書き込むことで、そのデータがプログラムRAMにロードされます。ロード後、プログラム制御ポートの プログラムRAMアドレスが1カウントアップされます。但し、プログラム実行中(プログラム実行制御フラグが1の時) は書き込み禁止です。このポートは書き出し専用です。

図3.15　DSPプログラムRAMデータポート(レジスタ：PPD)　初期値不定
bit 
31
  
  
  
  
  
  
24
 
23
  
  
  
  
  
  
16
 
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0
25FE0084 １ ２ ３ ４ ５ ６ ７ ８ ９ 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

　◆ＤＳＰデータＲＡＭアドレスポート

　図3.16に、DSPデータRAMアドレスポートの詳細を示します。アクセスするデータRAMのアドレスを設定します。但し、プログラム実行中(プログラム実行制御フラグが1の時)は書き込み禁止です。

図3.16　DSPデータRAMアドレスポート(レジスタ：PDA)　初期値 00000000H
bit 
31
  
  
  
  
  
  
24
 
23
  
  
  
  
  
  
16
 
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0
25FE0088 − − − − − − − − − − − − − − − − − − − − − − − − １ ２ ３ ４ ５ ６ ７ ８

データRAM選択ビット(図3.16中、1〜2［bit 7〜6］)
RA7-6(Ｗ)　　RAM select bit　bit7-6
　読み出すRAMデータのページを表します。表3.5にRAMページ選択を示します。

表3.5　RAMページ選択 
ビット
選択RAMページ
RA7
RA6
0
0
RAM0を選択します
0
1
RAM1を選択します
1
0
RAM2を選択します
1
1
RAM3を選択します

データRAMアドレス(図3.16中、3〜8［bit 5〜0］)
RA5-0(Ｗ)　　RAM address bit5-0
　読み出すデータRAMのアドレスを指定します。

　◆ＤＳＰデータＲＡＭデータポート

　図3.17に、DSPデータRAMデータポートの詳細図を示します。このポートからデータRAMのデータをアクセスします。 アクセスすることでDSPデータRAMアドレスポートのデータRAMアドレスが1カウントアップされます。但し、 プログラム実行中(プログラム実行制御フラグが1の時)はアクセス禁止です。このポートは、読み込みおよび 書き出しが可能です。

図3.17　DSPデータRAMデータポート(レジスタ：PDD)　初期値不定
bit 
31
  
  
  
  
  
  
24
 
23
  
  
  
  
  
  
16
 
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0
25FE008C １ ２ ３ ４ ５ ６ ７ ８ ９ 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 

注　意
 データRAMの注意事項
DSP実行中に、ポーズ機能（EP）および、DSPのプログラム制御ポートのワンステップ実行機能（ES） を使用した場合、DSP内部のデータRAMのデータは保証されませんので以下の事項を厳守してください。

  1. DSPのポーズ機能（EP）、ワンステップ実行機能（ES）は実際のアプリケーション中での使用を禁止します。
    （これらの機能は本来でデバック用の機能で、DSPのデバック時に使用したは機能しますが、DSP内部のデータRAMの内容は保証されなくなります。）

  2. DSPデータRAMアドレスポートとDSPデータRAMデータポートへのアクセスは、DSP制御ポートのプログラム 実行制御フラグ（EX）、およびD0-Bus　DMA実行フラグ（T0）がともに「０」であることを 確認してから発行してください。

▲戻る｜ 進む▼
★HARDWARE Manual ★SCUユーザーズマニュアル ★3.1　レジスタ一覧
Copyright SEGA ENTERPRISES, LTD., 1997