English
HARDWARE ManualSCUユーザーズマニュアル3.1 レジスタ一覧
戻る進む
SCUユーザーズマニュアル/第3章 レジスタ詳細

■3.4 タイマレジスタ

 ◆タイマ0コンペアレジスタ

 図3.18に、タイマ0コンペアレジスタの詳細を示します。(タイマ0は、H-ブランク-IN信号受信でカウントアップし、V-ブランク-END信号受信でクリアされるカウンタです。)

図3.18 タイマ0コンペアレジスタ(レジスタ:T0C)初期値不定
bit
31
  
  
  
  
  
  
24
23
  
  
  
  
  
  
16
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0 
25FE0090 10

 タイマ0コンペアデータ(図3.18中、1〜10[bit 9〜0])
T0C9-0(W)  Timer 0 Compare data bit9-0
 タイマ0の値がこのレジスタの値と等しくなった時、タイマ0割り込みを発生させます。

 <タイマ0コンペアレジスタの使用上の注意>
 10ビットのデータセットが可能ですが、ありえないデータをセットした場合、割り込みは 発生しません。必ず使用できる範囲の値をセットしてください。

 例として、NTSCノンインタレース(1画面263ライン、有効画面224ライン)の場合は以下の ように割り込みが発生します。

T0C9-0
=1        
有効画面の最初の1ラインの直前のHBLANK-INの先頭で発生
T0C9-0
=2        
有効画面の最初の2ラインの直前のHBLANK-INの先頭で発生
T0C9-0
=224      
有効画面の最後の1ラインの直前のHBLANK-INの先頭で発生
T0C9-0
=225      
有効画面が終了した直後のHBLANK-INの先頭で発生
T0C9-0
=263      
有効画面が始まる前の1ラインの直前のHBLANK-INの先頭で発生
T0C9-0
=264〜1023
割り込みは発生しない
T0C9-0
=0        
VBLANK-OUTと同じタイミングで割り込みが発生する

 ◆タイマ1セットデータレジスタ

 図3.19に、タイマ1セットデータレジスタの詳細を示します。(タイマ1は、H-ブランク-IN信号受信でこのレジスタのデータをセットし、7MHzで自動的にカウントダウンし、タイマ1の値が0になった時、割り込みを発行します。)

図3.19 タイマ1セットデータレジスタ(レジスタ:T1S) 初期値不定
bit
31
  
  
  
  
  
  
24
23
  
  
  
  
  
  
16
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0 
25FE0094

 タイマ1セットデータ(図3.19中、1〜9[bit 8〜0])
T1S8-0(W)  Timer 1 Set data bit8-0
タイマ1にセットされる値をセットします。

 <タイマ1セットデータレジスタの使用上の注意>
 タイマ1セットデータレジスタの値がタイマ1にロードされるのは、 『タイマ1がとまっている、かつHBLANK-INが発生した場合』になります。
1ライン数より大きなデータをタイマ1セットデータレジスタにセットすると タイマ1の割り込みが毎ライン発生しなくなります。

【カウント数の範囲】
1ライン320ドットの場合1〜1AAH
1ライン352ドットの場合1〜1C6H
1ライン424ドットの場合1〜 D3H
1ライン426ドットの場合1〜 D4H

(カウント数0を指定すると512になりますので、注意してください。)

 ◆タイマ1モードレジスタ

 図3.20に、タイマ1モードレジスタの詳細を示します。このレジスタでタイマ1の発生をどのように設定するか決定します。

図3.20 タイマ1モードレジスタ(レジスタ:T1MD) 初期値 00000000H
bit
31
  
  
  
  
  
  
24
23
  
  
  
  
  
  
16
15
  
  
  
  
  
  
8 
7 
  
  
  
  
  
  
0 
25FE0098

 タイマ1モードビット(図3.20中、1[bit 8])
T1MD(W)  Timer 1 MoDe bit
タイマ1の発生を規定するためのビットです。表3.6に発生内容を示します。

表3.6 タイマ1発生選択内容
T1MD
発 生 選 択 内 容
0
毎ラインで割り込み発生します。
1
タイマ0で指定したラインでのみ発生します。

 タイマイネーブルビット(図3.20中、2[bit 0])
TENB(W)  Timer ENaBle bit
 タイマ動作をON/OFFするビットです。表3.7に動作内容を示します。

表3.7 タイマ動作内容
TENB
タ イ マ 動 作
0
タイマ動作 OFF
1
タイマ動作 ON


戻る進む
HARDWARE ManualSCUユーザーズマニュアル3.1 レジスタ一覧
Copyright SEGA ENTERPRISES, LTD., 1997