マニュアルの反映済み

『HARDWARE MANUAL』SCUユーザーズマニュアル

1. A-BusへのSCU-DMAによる書き込み禁止

2. VDP2領域からのSCU-DMAによる読み込み禁止

3. VDP1レジスタへのライトアクセスはワード(2バイト)単位でおこなう

4. WORKRAM-LへのSCU-DMA使用不可(注意事項)

5. SCUレジスタへのアクセスは必ずキャッシュスルーアドレスを使用

6. 未使用領域(アドレス25FE00ACHなど)への書き込み禁止

7. 割り込みステータスレジスタ(25FE00A4H)への書き込み禁止

8. A-Bus←→B-BusのDMAの動作中のCPUからのA-Bus、B-Busへのアクセス禁止

9. A-Bus先読み有効ビットの設定禁止

10. A-Bus割り込みアクノリッジレジスタのアドレス変更(アドレス25FE00A8H)

11. A-Bus設定レジスタの書き込み制限

12. A-Bus、B-BusへのCPUライト時のA-Bus←→B-BusのSCU-DMA起動の待機

13. DMAステータスレジスタの削除(アドレス25FE0070H〜25FE007CH)

14. DMA強制停止レジスタの機能削除(アドレス25FE0060H)

15. DMAの転送レジスタの転送バイト数の読み込み禁止(ライトオンリー)

16. DMAの読み込みアドレス加算値のアクセスするアドレスによる制限

17. DMAの読み込みアドレス更新ビット設定時のアドレス加算値ビットの値

18. DMAの書き出しアドレス加算値のアクセスするアドレスによる制限

19. DMAの書き込みアドレス更新ビット設定時のアドレス加算値ビットの値

20. DMAの同時使用可能チャンネルは２チャンネル

21. DMAの起動方法の仕様変更

22. DMA実行中にDMA起動のトリガがあった場合の仕様

23. DMA起動中にその対応するレベルのレジスタへの書き込み禁止

24. 間接モードでのDMA実行中にDMAイリーガル割り込みは未発生

25. DMA間接モードテーブルの仕様変更

26. DSP起動時、プログラム終了割り込みフラグのクリア

27. DSPのDMA命令のB-BusからDSPのDATA RAMへの転送時のアドレス加算値の制限

28. ＩＣＥでのデバック時に、BREAKするとDMA動作が遅くなる

29. ＩＣＥでのデバック時に、必ずBREQ許可状態であること

30. タイマ０コンペアレジスタの使用上の注意(アドレス25FE0090H)

31. タイマ１セットレジスタの使用上の注意(アドレス25FE0094H)

32. A-Bus、B-Busのエリア(2000000H〜5FFFFFFH)リードアクセス時の注意

33. POWER ON RESET時のA-Busリフレッシュの初期化(アドレス25FE00B8H)

34. SDRAM選択ビットの初期値(アドレス25FE00C4_H)

35. DMAレベル１の実行中にDMAレベル２の起動禁止

36. DSPプログラム制御ポートをリードする場合の注意(アドレス25FE0080_H)