English
★
HARDWARE Manual★
VDP2ユーザーズマニュアル★
第3章 RAM
▲
戻る|
進む▼
VDP2ユーザーズマニュアル/第3章 RAM/■3.3 表示期間中のVRAMアクセス方法
●VRAMサイクルパターンレジスタ指定手順
- VRAMサイクルパターンのレジスタへの指定手順は、次のようになります。
- TV画面モードを決めます。
- VRAMを2分割するかどうかを決めます。
- 表示するスクロール画面のキャラクタ色数、縮小設定を決めます。
また、縦セルスクロール機能を使用するかどうかも決めます。
- 各スクロール画面に必要な画像データ(パターンネームデータ、キャラクタパターンデータ、ビットマップパターンデータ)を格納するVRAMのバンクを決めます。
縦セルスクロール機能を使用する場合には、縦セルスクロールテーブルデータを格納するVRAMのバンクも決めます。
- CPUによるリード/ライトアクセスを行うかどうかを決めます。
- それぞれのアクセスタイミングの指定制限を守るように、VRAMサイクルパターンレジスタにアクセスコマンドを指定します。
- VRAMサイクルパターンレジスタの指定例を図3.8に示します。
- 図3.8 VRAMサイクルパターン指定例
- <条件>
- TV画面モードはノーマルモードにする
- VRAM-A,VRAM-Bどちらも分割する
- スクロール画面の設定は下表のようにする
画面名 | キャラクタ色数 | 縮小設定 | 縦セルスクロール機能 |
NBG0 | 256色 | 1/2倍 | 使用しない |
NBG1 | 256色 | 1倍 | 使用する |
NBG3 | 16色 | 1倍 | - |
- スクロール画面の各データを格納するバンクは下表のようにする
画面名 | パターンネーム | キャラクタ パターン | 縦セルスクロール テーブル |
NBG0 | A0 | B0,B1 | - |
NBG1 | A0,A1 | B0,B1 | A0 |
NBG3 | A1 | A1,B0 | - |
- A0:VRAM-A0 A1:VRAM-A1
- B0:VRAM-B0 B1:VRAM-B1
- VRAM-AへのCPUによるリード/ライトアクセスができるようにする
- <VRAMサイクルパターンレジスタ>
| T0 | T1 | T2 | T3 | T4 | T5 | T6 | T7 |
VRAM-A0用 (またはVRAM-A用) | N1CE | N0PN | N1PN | N0PN | NA | CPU | CPU | NA |
VRAM-A1用 | N3CE | NA | N1PN | NA | NA | CPU | CPU | N3CG |
VRAM-B0用 (またはVRAM-B用) | N0CG | N0CG | N1CG | N1CG | NA | N0CG | N0CG | N3CG |
VRAM-B1用 | N0CG | N0CG | N1CG | N1CG | NA | N0CG | N0CG | NA |
- N1=NBG1 N2=NBG2 N3=NBG3
- PN=パターンネームデータリード
- CG=キャラクタパターンデータリード
- CE=縦セルスクロールテーブルデータリード
- CPU=CPUリード/ライト
- NA=アクセスしない
▲
戻る|
進む▼
★HARDWARE Manual
VDP2ユーザーズマニュアル★
第3章 RAM
Copyright SEGA ENTERPRISES, LTD., 1997