English
★ HARDWARE Manual★ VDP2ユーザーズマニュアル★ 第３章　ＲＡＭ
▲ 戻る｜ 進む▼
VDP2ユーザーズマニュアル/第３章　ＲＡＭ/■3.3　表示期間中のVRAMアクセス方法

　●VRAMサイクルパターンレジスタ

　VRAMサイクルパターンレジスタは、表示期間中におけるVRAMアクセスを制御します。書き込み専用の16ビットのレジスタで、180010H〜18001EH番地にあります。電源投入後またはリセット後、値は0にクリアされますので必ず設定してください。

CYCA0L　180010H 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP0A03 VCP0A02 VCP0A01 VCP0A00 VCP1A03 VCP1A02 VCP1A01 VCP1A00 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP2A03 VCP2A02 VCP2A01 VCP2A00 VCP3A03 VCP3A02 VCP3A01 VCP3A00

CYCA0U　180012H 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP4A03 VCP4A02 VCP4A01 VCP4A00 VCP5A03 VCP5A02 VCP5A01 VCP5A00 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP6A03 VCP6A02 VCP6A01 VCP6A00 VCP7A03 VCP7A02 VCP7A01 VCP7A00

CYCA1L　180014H 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP0A13 VCP0A12 VCP0A11 VCP0A10 VCP1A13 VCP1A12 VCP1A11 VCP1A10 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP2A13 VCP2A12 VCP2A11 VCP2A10 VCP3A13 VCP3A12 VCP3A11 VCP3A10

CYCA1U　180016H 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP4A13 VCP4A12 VCP4A11 VCP4A10 VCP5A13 VCP5A12 VCP5A11 VCP5A10 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP6A13 VCP6A12 VCP6A11 VCP6A10 VCP7A13 VCP7A12 VCP7A11 VCP7A10

CYCB0L　180018H 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP0B03 VCP0B02 VCP0B01 VCP0B00 VCP1B03 VCP1B02 VCP1B01 VCP1B00 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP2B03 VCP2B02 VCP2B01 VCP2B00 VCP3B03 VCP3B02 VCP3B01 VCP3B00

CYCB0U　18001AH 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP4B03 VCP4B02 VCP4B01 VCP4B00 VCP5B03 VCP5B02 VCP5B01 VCP5B00 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP6B03 VCP6B02 VCP6B01 VCP6B00 VCP7B03 VCP7B02 VCP7B01 VCP7B00

CYCB1L　18001CH 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP0B13 VCP0B12 VCP0B11 VCP0B10 VCP1B13 VCP1B12 VCP1B11 VCP1B10 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP2B13 VCP2B12 VCP2B11 VCP2B10 VCP3B13 VCP3B12 VCP3B11 VCP3B10

CYCB1U　18001EH 
   15   
   14   
   13   
   12   
   11   
   10   
   09   
   08
VCP4B13 VCP4B12 VCP4B11 VCP4B10 VCP5B13 VCP5B12 VCP5B11 VCP5B10 

   07   
   06   
   05   
   04   
   03   
   02   
   01   
   00
VCP6B13 VCP6B12 VCP6B11 VCP6B10 VCP7B13 VCP7B12 VCP7B11 VCP7B10

　1サイクル中に行うVRAMアクセスの内容に対応したアクセスコマンドを表3.5に示します。

表3.5　アクセスコマンド 
アクセスコマンドの値
VRAMアクセス内容
VCPnxx3
VCPnxx2
VCPnxx1
VCPnxx0
0
0
0
0
NBG0用のパターンネームデータリード
0
0
0
1
NBG1用のパターンネームデータリード
0
0
1
0
NBG2用のパターンネームデータリード
0
0
1
1
NBG3用のパターンネームデータリード
0
1
0
0
NBG0用のキャラクタパターンデータリード
0
1
0
1
NBG1用のキャラクタパターンデータリード
0
1
1
0
NBG2用のキャラクタパターンデータリード
0
1
1
1
NBG3用のキャラクタパターンデータリード
1
0
0
0
設定禁止
1
0
0
1
設定禁止
1
0
1
0
設定禁止
1
0
1
1
設定禁止
1
1
0
0
NBG0用縦セルスクロールテーブルデータリード
1
1
0
1
NBG1用縦セルスクロールテーブルデータリード
1
1
1
0
CPUリード／ライト
1
1
1
1
アクセスしない
[注]
　n：0〜7(アクセスタイミングT0〜T7に対応)
　xx：A0、A1、B0、B1(VRAM-A0、VRAM-A1、VRAM-B0、VRAM-B1に対応)

VRAMサイクルパターン(VRAM-A0用)ビット：VRAM cycle pattern bit
(VCP0A00〜VCP0A03, VCP1A00〜VCP1A03, VCP2A00〜VCP2A03, VCP3A00〜VCP3A03, VCP4A00〜VCP4A03, VCP5A00〜VCP5A03, VCP6A00〜VCP6A03, VCP7A00〜VCP7A03)
　VRAM-A0(またはVRAM-A)のタイミングT0〜T7に行うVRAMアクセスのアクセスコマンドを設定します。

VCP0A00〜VCP0A03
180010H
ビット12〜15
VRAM-A0(またはVRAM-A)のタイミングT0用
VCP1A00〜VCP1A03
180010H
ビット8〜11
VRAM-A0(またはVRAM-A)のタイミングT1用
VCP2A00〜VCP2A03
180010H
ビット4〜7
VRAM-A0(またはVRAM-A)のタイミングT2用
VCP3A00〜VCP3A03
180010H
ビット0〜3
VRAM-A0(またはVRAM-A)のタイミングT3用
VCP4A00〜VCP4A03
180012H
ビット12〜15
VRAM-A0(またはVRAM-A)のタイミングT4用
VCP5A00〜VCP5A03
180012H
ビット8〜11
VRAM-A0(またはVRAM-A)のタイミングT5用
VCP6A00〜VCP6A03
180012H
ビット4〜7
VRAM-A0(またはVRAM-A)のタイミングT6用
VCP7A00〜VCP7A03
180012H
ビット0〜3
VRAM-A0(またはVRAM-A)のタイミングT7用

VRAMサイクルパターン(VRAM-A1用)ビット：VRAM cycle pattern bit
(VCP0A10〜VCP0A13, VCP1A10〜VCP1A13, VCP2A10〜VCP2A13, VCP3A10〜VCP3A13, VCP4A10〜VCP4A13, VCP5A10〜VCP5A13, VCP6A10〜VCP6A13, VCP7A10〜VCP7A13)
　VRAM-A1のタイミングT0〜T7に行うVRAMアクセスのアクセスコマンドを設定します。

VCP0A10〜VCP0A13
180014H
ビット12〜15
VRAM-A1のタイミングT0用
VCP1A10〜VCP1A13
180014H
ビット8〜11
VRAM-A1のタイミングT1用
VCP2A10〜VCP2A13
180014H
ビット4〜7
VRAM-A1のタイミングT2用
VCP3A10〜VCP3A13
180014H
ビット0〜3
VRAM-A1のタイミングT3用
VCP4A10〜VCP4A13
180016H
ビット12〜15
VRAM-A1のタイミングT4用
VCP5A10〜VCP5A13
180016H
ビット8〜11
VRAM-A1のタイミングT5用
VCP6A10〜VCP6A13
180016H
ビット4〜7
VRAM-A1のタイミングT6用
VCP7A10〜VCP7A13
180016H
ビット0〜3
VRAM-A1のタイミングT7用

　VRAMを2分割しない場合、このレジスタの値は無視されます。

VRAMサイクルパターン(VRAM-B0用)ビット：VRAM cycle pattern bit

(VCP0B00〜VCP0B03, VCP1B00〜VCP1B03, VCP2B00〜VCP2B03, VCP3B00〜VCP3B03, VCP4B00〜VCP4B03, VCP5B00〜VCP5B03, VCP6B00〜VCP6B03, VCP7B00〜VCP7B03)
　VRAM-B0(またはVRAM-B)のタイミングT0〜T7に行うVRAMアクセスのアクセスコマンドを設定します。

VCP0B00〜VCP0B03
180018H
ビット12〜15
VRAM-B0(またはVRAM-B)のタイミングT0用
VCP1B00〜VCP1B03
180018H
ビット8〜11
VRAM-B0(またはVRAM-B)のタイミングT1用
VCP2B00〜VCP2B03
180018H
ビット4〜7
VRAM-B0(またはVRAM-B)のタイミングT2用
VCP3B00〜VCP3B03
180018H
ビット0〜3
VRAM-B0(またはVRAM-B)のタイミングT3用
VCP4B00〜VCP4B03
18001AH
ビット12〜15
VRAM-B0(またはVRAM-B)のタイミングT4用
VCP5B00〜VCP5B03
18001AH
ビット8〜11
VRAM-B0(またはVRAM-B)のタイミングT5用
VCP6B00〜VCP6B03
18001AH
ビット4〜7
VRAM-B0(またはVRAM-B)のタイミングT6用
VCP7B00〜VCP7B03
18001AH
ビット0〜3
VRAM-B0(またはVRAM-B)のタイミングT7用

VRAMサイクルパターン(VRAM-B1用)ビット：VRAM cycle pattern bit
(VCP0B10〜VCP0B13, VCP1B10〜VCP1B13, VCP2B10〜VCP2B13, VCP3B10〜VCP3B13, VCP4B10〜VCP4B13, VCP5B10〜VCP5B13, VCP6B10〜VCP6B13, VCP7B10〜VCP7B13)
　VRAM-B1のタイミングT0〜T7に行うVRAMアクセスのアクセスコマンドを設定します。

VCP0B10〜VCP0B13
18001CH
ビット12〜15
VRAM-B1のタイミングT0用
VCP1B10〜VCP1B13
18001CH
ビット8〜11
VRAM-B1のタイミングT1用
VCP2B10〜VCP2B13
18001CH
ビット4〜7
VRAM-B1のタイミングT2用
VCP3B10〜VCP3B13
18001CH
ビット0〜3
VRAM-B1のタイミングT3用
VCP4B10〜VCP4B13
18001EH
ビット12〜15
VRAM-B1のタイミングT4用
VCP5B10〜VCP5B13
18001EH
ビット8〜11
VRAM-B1のタイミングT5用
VCP6B10〜VCP6B13
18001EH
ビット4〜7
VRAM-B1のタイミングT6用
VCP7B10〜VCP7B13
18001EH
ビット0〜3
VRAM-B1のタイミングT7用

　VRAMを2分割しない場合、このレジスタの値は無視されます。

▲ 戻る｜ 進む▼
★HARDWARE Manual VDP2ユーザーズマニュアル★ 第３章　ＲＡＭ
Copyright SEGA ENTERPRISES, LTD., 1997