4.プログラムの記述

■コマンドリスト

コマンド	機　　能
＠	乗加算記述の開始
＊	乗算
＋	加算
−	減算
＞	ストア（乗加算記述の終了）
（	左カッコ
）	右カッコ
LDI	メモリアクセスおよびMEMSへのロード
LDY	INPUTSからYレジスタへのロード
LDA	INPUTSからAレジスタへのロード

■パラメータ

　●内部レジスタ

シンボル	解　　説
REG	直前の乗加算結果を表す
YREGH	YREGの一部（乗加算の文法解説を参照）を表す
YREGL	YREGの一部（乗加算の文法解説を参照）を表す
FREG	(ストアの文法解説参照)
ADREG	アドレス変調分（ストアの文法解説参照）

　●内部RAM

シンボル	解　　説
MEMS00〜1F	外部メモリから読み込んだデータをここに置く
MIXS00〜0F	音源部からのデータがここに現れる
TEMP00〜7F	乗加算結果をここに一時置くことができる
EFREG00〜0F	処理後のデータをここに置く
EXTS00〜01	外部拡張入力からのデータがここに現れる

　●メモリアクセス用パラメータ

シンボル	解　　説
MR［…］	メモリからの読み込みを行う
MW［…］	メモリへの書き込みを行う

※注

[...]内には以下に示すメモリアクセス記述要素を、別途規定する規則に従って記述します。

• ユーザ定義アドレスシンボル
• DEC
• ADREG
• 1
• NF

■プログラム文法

全てのニモニック、パラメータは、定められた区切り記号、すなわち、「空白文字」、「カンマ(,)」、「タブ」、「改行」のいずれか１つ以上によって区切られなければなりません。

　●外部メモリの読み出しおよびロード先MEMSの指定(LDI)

LDI MEMSxx, MR[AddressElement(s)/NF]

• 外部メモリ読み出し用パラメータ「MR[...]」の記述中には区切り文字を入れてはなりません。

• 「AddressElement(s) 」は、別途示す「アドレス記述要素」を記号「+」で連結したものを表します。

• 「AddressElement(s) 」のアドレス記述要素の中に、必ず１個のアドレス定数シンボル(ユーザが定義したアドレス用シンボル名)が含まれていなければなりません。

　●YREGへのロード(LDY)

LDY INPUTS

　●ADREGへのロード(LDA)

LDA INPUTS

　●乗加算

@ pM * pC ± ( pM * pC ± ( ... ( pM * pC ± ( pM * pC + pA ) ) ... ) )

pM：被乗算数
pC：乗算係数
pA：披加算数

• 左カッコ「(」と「)」の個数は一致していなければなりません。

• 最も右側の「(」は、最も左側の「)」よりも左側になければなりません。

• pMとpAの組み合わせには次表のような制限があります。

  pM	pA
  INPUTS	[PEG, TEMP00-TEMP7F]
  TEMP00-TEMP7F	[REG,T]※

  pMで{TEMP00-TEMP7F}を指定し、なおかつpAにもTEMPを指定する場合には、同一の添字を持つTEMPしか使用できません。このためpAの方には“T”と指定します。

• 乗算係数としてYREGの値を引数に使用する場合、{YREGH, YREGL｝のいずれかの表記とします。この２通りの表記による違いは次表を参照してください。

  表　記	乗算機に渡されるデータ（13bits）
  YREGH	YREG bit23-bit11
  YREGL	0 YREG bit15-bit4

　●ストア

> opt Destination(s)

opt	：ストアオプション。 　｛ S1 / S2 / S3 ｝の内のいずれか１つ、または省略。
Destination(s)	：ストア先の指定。 　以下に示す「a群〜d群」から合計１個以上を選択します。省略は不可。

a群	｛TEMP00〜7F｝のうちいずれか1個
b群	FREG
c群	ADREG
d群	｛EFREG00〜0F｝のうちいずれか1個

注　意	Destination(s)にADREGを指定する場合には、 optにはS3を指定しなければなりません。

• optにより、ストアしようとするデータのビットシフト、オーバーフロープロテクト、ストアモードの指定を行います。その組み合わせは下表のとおりです。

  第1パラメータ設定	シフト	オーバーフロープロテクト	ストアモード
  省略	×1	プロテクト有	A
  S1	×2	プロテクト有	A
  S2	×2	プロテクト無	A
  S3	×1	プロテクト無	B

• ストアモードA／Bの違いにより、ADREGおよびFREGにストアされるデータは下表のように異なります。

  モード／レジスタ名	ADREG（12bits）	FREG（13bits）
  A	ssss INPUTS bit23-bit16	シフタbit23-bit11
  B	シフタ bit23-bit12	0 シフタ bit11-bit0

  ※ADREG/ストアモードAの上位4bit(上表の	ssss	)は、INPUTSのbit23に等しい
  値（符号ビット）で満たされ（符号拡張され）ます。