English
★HARDWARE Manual
★SCUユーザーズマニュアル
SCUユーザーズマニュアル
図表目次
表
第2章 動作説明
- 表2.1 割り込み要因
- 表2.2 割り込み要因総称
第3章 レジスタ詳細
- 表3.1 レジスタ一覧
- 表3.2 読み込みアドレス加算値
- 表3.3 書き出しアドレス加算値
- 表3.4 起動要因詳細
- 表3.5 RAMページ選択
- 表3.6 タイマ1発生選択内容
- 表3.7 タイマ動作内容
- 表3.8 割り込みステータスビット内容(R)
- 表3.9 A-Bus割り込みアクノリッジ内容
- 表3.10 CS0空間バーストサイクル設定値
- 表3.11 CS0空間ノーマルサイクル設定値
- 表3.12 CS0空間バーストレングス設定値
- 表3.13 CS0空間バスサイズ設定値
- 表3.14 CS1空間バーストサイクル設定値
- 表3.15 CS1空間ノーマルサイクル設定値
- 表3.16 CS1空間バーストレングス設定値
- 表3.17 CS1空間バスサイズ設定値
- 表3.18 CS2空間バーストレングス設定値
- 表3.19 CS2空間バスサイズ設定値
- 表3.20 予備空間バーストサイクル設定値
- 表3.21 予備空間ノーマルサイクル設定値
- 表3.22 予備空間バーストレングス設定値
- 表3.23 予備空間バスサイズ設定値
- 表3.24 A-Busリフレッシュウェイト数
第4章 DSP制御
- 表4.1 D0バスからDSPへのデータ転送の特徴
- 表4.2 DSPからD0バスへのデータ転送の特徴
図
第2章 動作説明
- 図2.1 DMA転送基本動作
- 図2.2 メインCPUから起動された時のDMA転送可能エリア
- 図2.3 DSPから起動された時のDMA転送可能エリア
- 図2.4 直接モードDMA転送動作詳細
- 図2.5 間接モードDMA転送フロー
- 図2.6 間接モードDMA転送動作詳細
- 図2.7 アドレス更新ビットによるDMA動作の違い
- 図2.8 データ書き込み例
- 図2.9 ワークRAM領域の内容
- 図2.10 アドレス加算値設定によるDMA転送実行例
- 図2.11 ブランキング割り込み詳細
- 図2.12 タイマ0割り込み発生過程
- 図2.13 タイマ1割り込み発生過程(タイマ0と同期)
- 図2.14 タイマ1割り込み発生過程(タイマ0と非同期)
- 図2.15 DSPプログラムのロードStep1
- 図2.16 DSPプログラムのロードStep2
- 図2.17 DSPプログラムのロードStep3
- 図2.18 DSPデータのアクセスstep1
- 図2.19 DSPデータのアクセスstep2
- 図2.20 DSPデータのアクセスstep3
- 図2.21 CPUからDSPプログラムの実行開始制御
- 図2.22 CPUからDSPプログラムの強制停止制御
第3章 レジスタ詳細
- 図3.1 レベル2-0読み込みアドレス
- 図3.2 レベル2-0書き出しアドレス
- 図3.3 レベル0転送バイト数
- 図3.4 レベル2-1転送バイト数
- 図3.5 レベル2-0アドレス加算値
- 図3.6 SCU-プロセッサ間の通信単位
- 図3.7 SCU-プロセッサ間の転送具体例
- 図3.8 書き出しアドレス加算値の指定
- 図3.9 レベル2-0 DMA許可ビット
- 図3.10 レベル2-0DMAモード,アドレス更新,起動要因選択レジスタ
- 図3.14 DSPプログラム制御ポート
- 図3.15 DSPプログラムRAMデータポート
- 図3.16 DSPデータRAMアドレスポート
- 図3.17 DSPデータRAMデータポート
- 図3.18 タイマ0コンペアレジスタ
- 図3.19 タイマ1セットデータレジスタ
- 図3.20 タイマ1モードレジスタ
- 図3.21 割り込みマスクレジスタ
- 図3.22 割り込みステータスレジスタ
- 図3.23 A-Bus割り込みアクノリッジレジスタ
- 図3.24 A-Bus設定レジスタ[CS0,1空間]
- 図3.25 A-Bus設定レジスタ[CS2,予備空間]
- 図3.27 ライト後プリチャージ挿入ビット設定時のタイミング
- 図3.28 リード後プリチャージ挿入ビット設定時のタイミング
- 図3.29 外部ウェイト有効ビット設定によるタイミングの違い
- 図3.30 A-Busリフレッシュレジスタ
- 図3.31 SCU SDRAM選択ビット
- 図3.32 SCUバージョンレジスタ
第4章 DSP制御
- 図4.1 DSP内部ブロック図
- 図4.2 JUMP命令の実行
- 図4.3 LOOPプログラムの実行
- 図4.5 演算命令フォーマット
- 図4.6 Load Immediate命令フォーマット1(無条件転送)
- 図4.7 Load Immediate命令フォーマット2(条件付転送)
- 図4.8 DMA命令フォーマット1
- 図4.9 DMA命令フォーマット2
- 図4.10 JUMP命令フォーマット
- 図4.11 LOOP BOTTOM命令フォーマット
- 図4.12 END命令フォーマット
★HARDWARE Manual
★SCUユーザーズマニュアル
Copyright SEGA ENTERPRISES, LTD., 1997