図表目次

表

第１章　概　要

表1.3　DDR機能設定値

表1.4　IOSEL機能

表1.5　EXLE機能

第２章　SMPCコマンド

表2.1　リセット系システムマネージメントコマンド

表2.2　非リセット系システムマネージメントコマンド

表2.3　RTCコマンド

表2.4　コマンド発行分類

表2.5　SH-2のコマンド発行制限

第３章　ペリフェラルコントロール

表3.1　パワーON時のパラレルI/Oレジスタデフォルト値

表3.2　コンティニュー及びブレイクの発行条件

表3.3　ペリフェラルデータのみ取得のコマンドパラメータ設定例

表3.4　コマンドパラメータ設定条件とペリフェラルデータの構造

表3.5　コネクタ数とペリフェラルの関係

表3.6　接続されているペリフェラルとマルチタップIDの関係

表3.7　マルチタップIDとコネクタ数

表3.8　ペリフェラルデータサイズとポートモードの組み合わせ

表3.9　ペリフェラルデータサイズとポートモードの組み合わせ(マルチタップ)

表3.10　サターンデジタルデバイス標準フォーマット

表3.11　サターンアナログデバイス標準フォーマット

表3.12　サターンポインティングデバイス標準フォーマット

表3.13　サターンキーボードデバイス標準フォーマット

表3.14　メガドライブ３ボタンパットデータフォーマット

表3.15　メガドライブ６ボタンパットデータフォーマット

表3.19　ミッションスティックデータフォーマット

表3.20　サターンキーボードデータフォーマット

表3.21　サターン6Pマルチタップのポートステータス

表3.22　ポートビットナンバーとポートビットネームの対応

表3.23　メガドライブペリフェラルID取得時のポートディレクションレジスタ設定値

表3.24　各ペリフェラルのメガドライブペリフェラルID

図

第１章　概　要

図1.1　SMPCシステム構成

図1.3　SH-2インタフェースレジスタアドレスマップ

図1.4　パラレルI/Oレジスタ アドレスマップ

第２章　SMPCコマンド

図2.1　分類Aコマンドフロー

図2.2　分類Bコマンドフロー

図2.3　分類Cコマンドフロー

図2.4　分類Dコマンドフロー

図2.5　INTBACKコマンド発行タイミング

図2.6　SYSRES,CKCHG320,CKCHG352コマンド実行後のINTBACKコマンド発行タイミング

図2.7　その他のコマンド発行

第３章　ペリフェラルコントロール

図3.1　SMPCコントロールモードのブロック図

図3.2　SMPCコントロールモードの設定例

図3.3　全ペリフェラルデータ取得シーケンス

図3.4　ブレイク要求によるペリフェラルデータ取得キャンセルシーケンス

図3.5　ペリフェラルデータ収集時間最適化の動作概要

図3.6　IREG0(INTBACKコマンド発行時)

図3.7　IREG0(コンティニュー要求、ブレイク要求時)

図3.10　INTBACKコマンドにより取得されるリザルトパラメータの基本構成

図3.11　一方が0バイトモード時のリザルトパラメータ構成

図3.12　ペリフェラルデータの構成

図3.13　ペリフェラルコントロールステータス

図3.14　ポートステータスの構成

図3.15　サターンペリフェラルIDの構成

図3.16　ペリフェラルデータ構成1

図3.17　ペリフェラルデータ構成2

図3.18　ペリフェラルデータ構成3

図3.19 タップにペリフェラルが未接続のときのサターンペリフェラルID

図3.21 SH-2ダイレクトモードのブロック図

図3.22 SH-2ダイレクトモードの設定例