索　引

英字索引

▲【３】

3線ハンドシェイク方式

▲【Ｃ】

COMREG

▲【Ｄ】

DDR1

DDR2

DDR機能

DSP

▲【Ｅ】

EXLE1

EXLE2

EXLE機能

▲【Ｈ】

H-BLANK-IN

▲【Ｉ】

IREG0〜IREG6

IREG0(ペリフェラルコントロール)

IREG1(ペリフェラルコントロール)

IREG2(ペリフェラルコントロール)

INTBACKコマンドの使用方法

INTBACKコマンドの終了条件

IOSEL1

IOSEL2

IOSEL機能

IREG0〜IREG6

▲【Ｏ】

OREG0〜OREG31

▲【Ｐ】

PAD

PC

PDR1

PDR2

PLL

▲【Ｒ】

RTCコマンド

▲【Ｓ】

SCSP

SCU

SF

SH-2インタフェース

SH-2インタフェースレジスタ

SH-2インタフェースレジスタアドレスマップ

SH-2ダイレクトモード

SH-2ダイレクトモード設定フロー

SH-2ダイレクトモードのブロック図

SMPC

SMPCコマンド

SMPCコマンドリスト

SMPCコントロールモード

SMPCコントロールモードの特長

SMPCコントロールモードのブロック図

SMPCコントロールモードを使用するための設定

SMPCシステム構成

SMPCの機能

SMPC割り込み▽１▽２

SR

SR(ペリフェラルコントロール)

▲【Ｔ】

TH制御方式

TH,TR制御方式

▲【Ｖ】

V-BLANK-IN

V-BLANK-INスキップ機能

V-BLANK-OUT

VDP1

VDP2

ひながな索引

---

▲【あ】

一方が0バイトモード時のデータ構成

▲【か】

概要

拡張データサイズ

カレンダ時計

コールドリセット

コネクタ数

コマンド発行

コマンド発行制限

コマンド発行タイミング

コマンド発行分類

コマンド発行方法

コンティニュー要求

コンティニュー要求での注意点

▲【さ】

サウンドCPU

システム構成

水平解像度

スレーブSH-2

全ペリフェラルデータ取得シーケンス

▲【た】

データサイズ

▲【な】

残りペリフェラルデータの有無ビット

▲【は】

パラレルI/Oレジスタ

パラレルI/Oレジスタアドレスマップ

パワーON時の初期状態

ビットネーム

非リセット系システムマネージメントコマンド

ブレイク要求

ブレイク要求での注意点

ブレイク要求によるペリフェラルデータ取得キャンセルシーケンス

ペリフェラル

ペリフェラルコントロールステータス

ペリフェラルデータ収集時間最適化

ペリフェラルデータの構造

標準フォーマット

分類Aコマンドフロー

分類Bコマンドフロー

分類Cコマンドフロー

分類Dコマンドフロー

ペリフェラルID

ペリフェラルコントロールモード

ペリフェラルタイプ

ペリフェラルデータ収集時間最適化の動作概要

ペリフェラルデータ取得手順

ポート1データ

ポート2データ

ポートステータス

ポートモード

▲【ま】

マルチタップID

メインCPU

メガドライブ3ボタンパット

メガドライブ6ボタンパット

▲【ら】

リセットボタン

リセットボタン状態

リセット系システムマネージメントコマンド